几个月前，AMD 发布了有关其 Ryzen CPU 新技术的信息。AMD 的 3D V-Cache 技术需要多达 64 MB 的额外三级缓存，并将其堆叠在 Ryzen CPU 之上。

AMD 3D V-Cache Stack Chiplet 设计进一步详细，Ryzen 9 5950X 具有增强的游戏缓存

现代 AMD Zen 3 CPU 的数据表明，通过他们的设计，可访问性允许从一开始就堆叠 3D 缓存。这证明了 AMD 已经在这项技术上工作了好几年。

技嘉评估具有 DDR5 和 DDR4 内存的下一代 Intel Alder Lake CPU 供电 AORUS 笔记本电脑

现在，来自 TechInsights 网站的 Yuzo Fukuzaki提供了有关 AMD 缓存内存新进展的更多详细信息。仔细观察，福崎在锐龙 9 5950X 样品上发现了特定的连接点。样本上还有一个额外的空间，通过提供更多的铜连接点来创建 3D V-cache 的可访问性。

堆叠安装过程使用一种称为“硅通孔”或 TSV 的技术，它通过混合键合将 SRAM 的第二层连接到芯片上。在 TSV 中使用铜而不是通常的焊料可以提高热效率和更大的带宽。这代替了使用焊料将两个芯片相互连接。

他还在他的 LinkedIn 文章中提到了这个主题

为了应对#memory_wall 问题，缓存设计很重要。请参考附图中的图表，进程节点上的缓存密度趋势。在出于经济原因的最佳时机，Logic 上的 3D 内存集成有助于提高性能。请参阅#IBM #Power 芯片具有大量缓存和强劲趋势。由于高端服务器 CPU，他们可以做到。通过 AMD 启动的#Chiplet CPU 集成，他们可以使用#KGD(已知良好芯片)来摆脱单片大规模芯片的低良率问题。预计这项创新将于 2022 年在#IRDS(国际路线图设备和系统)中实现，摩尔和 AMD 将这样做。